продукты

Дом / продукты / Подносы матрицы JEDEC /

Проводящие матричные подносы JEDEC для статически чувствительных полупроводниковых чипов

Наименование марки:	Hiner-pack
Номер модели:	ХН24116
МОК:	500 шт.
цена:	$1.35~$2.38(Prices Are Determined According To Different Incoterms And Quantities）
Условия оплаты:	100% предоплата
Способность к поставкам:	2000 шт/день

Подробная информация

Описание продукта

Подробная информация

Сертификация:

RoHS、ISO

Матрица:

8×18=144 шт.

Устойчивость к влажности:

До 90%

Размер полости:

10,65х10,3х2,15 мм

Грузоподъемность:

Варьируется, обычно до 500 грамм на полость

Устойчивость к ультрафиолетовому излучению:

Да

Коробление:

Менее 0,76 мм

Многоразовое использование:

Многоразовый

Приложение:

Обработка, хранение и доставка микросхем

Упаковывая детали:

70~100 шт/картон ((Согласно запросу клиента)

Поставка способности:

2000 шт/день

Описание продукта

Проводящие матричные лотки JEDEC для статически чувствительных полупроводниковых чипов

Матричные лотки JEDEC — незаменимый аксессуар для различных отраслей промышленности, где требуется эффективное и организованное хранение и транспортировка компонентов. Предназначен дляФBGA-пакетыЭтот лоток JEDEC обеспечивает стабильную поддержку микросхем и защиту от электростатического разряда во время транспортировки и хранения. Расположение карманов предотвращает контакт с чувствительными шариками или контактными площадками припоя.

Уделяя особое внимание долговечности и функциональности, эти лотки предлагают ряд функций для удовлетворения разнообразных потребностей пользователей. Их высокая термостойкость гарантирует, что компоненты, хранящиеся в лотках, остаются безопасными и защищенными даже в суровых условиях окружающей среды. В конструкции лотков используется материал MPPO, прочный и надежный материал, известный своей превосходной прочностью и устойчивостью к износу.

Ключевые особенности

Подходит для корпусов BGA.
Размер лотка, соответствующий стандарту JEDEC
Антистатический пластиковый материал
Штабелируемый для логистики
Доступны настраиваемые конфигурации матрицы

Технические характеристики

Бренд		Hiner-пакет
Модель		ХН24116
Материал		МППО
Тип упаковки		ФБГА ИС
Цвет		Черный
Сопротивление		1,0×10⁴ - 1,0×10¹¹ Ом
Размер контурной линии		322,6×135,9×7,62 мм
Размер полости		10,65х10,3х2,15 мм
Матрица КОЛ-ВО		8×18=144 шт.
Коробление		МАКС 0,76 мм
Услуга		Принимаем OEM, ODM
Сертификаты		РоХС, ИСО

Приложения

Эти лотки идеально подходят для производства электроники, сборочных линий, чистых помещений и автоматизированных систем обработки. Их универсальность распространяется на акриловые подносы и приложения для управления запасами.

Обработка ИС FBGA
Тестирование полупроводников, доставка, логистика
Хранилище устройства
Отображение приложений

Упаковка и доставка/Услуги

Матричные лотки JEDEC упакованы из прочных антистатических материалов с надежными штабелируемыми и амортизирующими вставками. Индивидуальные упаковочные решения доступны по запросу. Все поставки отслеживаются и обрабатываются проверенными перевозчиками, что обеспечивает надежную доставку по всему миру.

О нас:
Hiner-pack® была основана в 2013 году. Это высокотехнологичное предприятие, которое объединяет проектирование, исследования и разработки, производство, продажу корпусов и тестирование ИС, а также процесс изготовления полупроводниковых пластин с автоматизированной обработкой, переноской и транспортировкой для предоставления клиентам услуг «под ключ».

Почему выбирают нас:

Прямой производитель лотков JEDEC и IC
Совместимые с JEDEC конструкции, совместимые с автоматизацией
Поддерживается настройка OEM и ODM
Стабильное качество и стабильные поставки
Нам доверяют клиенты по всему миру в сфере полупроводников

Тэги:

Подносы JEDEC IC

Подносы матрицы JEDEC

Поднос обломока IC

Изготовленные на заказ подносы JEDEC

Подносы обломока пакета вафли

Поднос электронных блоков

Обнаженный умирают подносы

Анти- статические подносы

Зажимы крышек пакета вафли

Коробка геля липкая

Коробка доставки вафли

Кассета с металлическими вафлями

Подносы JEDEC IC

Подносы матрицы JEDEC

Поднос обломока IC

Изготовленные на заказ подносы JEDEC

Подносы обломока пакета вафли

Поднос электронных блоков

Обнаженный умирают подносы

Анти- статические подносы

Зажимы крышек пакета вафли

Коробка геля липкая

Коробка доставки вафли

Кассета с металлическими вафлями

Проводящие матричные подносы JEDEC для статически чувствительных полупроводниковых чипов

Проводящие матричные подносы JEDEC для статически чувствительных полупроводниковых чипов

Подносы матрицы ESD JEDEC

Подносы матрицы SGS JEDEC

Поднос SGS JEDEC

Повторно используемые матричные подносы ESD JEDEC IC Поднос для отправки оптического устройства

Подносы матрицы SGS пластиковые черные ESD JEDEC для электронных продуктов

Модуль PCB упаковывая высокую температуру подносов 21PCS матрицы ESD JEDEC устойчивую

Анти- въедливые черные поставщики подноса JEDEC задействуют загрузку для Nano датчика

Материал PES ESD JEDEC Матричная палитра Свертка менее 0,76 мм